

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-222061

(43)Date of publication of application: 11.08.2000

(51)Int.CI.

G06F 1/04

G06F 1/08

(21)Application number: 11-026533

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

03.02.1999


(72)Inventor: HOSHIDA TAKUMI

YAGO MASATOSHI **FUKUYA TETSUYA**

DOUGASAKI SHIKO

(54) CLOCK CONTROLLING METHOD AND CONTROL CIRCUIT

PROBLEM TO BE SOLVED: To relieve the abrupt change of visual operability when a clock frequency is switched for making low power consumption in a portable information terminal or the like. SOLUTION: A clock control circuit 1 is provided with an up/down counter 2 which operates on the basis of comparison results with the reference value of a prescribed external condition, a frequency divider 3 which performs frequency division of a reference clock 6 generated by an oscillator 4 and outputs a CPU clock 7 and a frequency step controlling part 5 which controls the number of steps and step width when the frequency of the clock 7 is switched. As for the prescribed external condition, the residual capacity of a battery used as a power supply and temperature in a system are used. When the frequency of the clock 7 is switched, it is possible to relieve the change of abrupt visual operability when it is used for a portable information terminal or the like, by switching to a target frequency gradually according to the number of steps and the step width set by the part 5.



LEGAL STATUS

[Date of request for examination] .

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right].

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-222061 (P2000-222061A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 1/04 1/08 301

G06F 1/04

301B 5B079

320A

審査請求 未請求 請求項の数6 OL (全 6 頁)

(21)出願番号

特願平11-26533

(22)出願日

平成11年2月3日(1999.2.3)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 星田 匠

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 家合 政敏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100076174

弁理士 宮井 暎夫


最終頁に続く

(54) 【発明の名称】 クロック制御方法および制御回路

(57) 【要約】

【課題】 携帯情報端末等において、低消費電力化等を 図るためのクロックの周波数切り替わり時における視覚 的・操作性の急激な変化を緩和する。

【解決手段】 クロック制御回路 1 は、所定の外部条件の基準値との比較結果に基づいて動作するアップダウンカウンタ 2 と、発振器 6 の発生した基本クロック 6 を分周してCPUクロック 7 を出力する分周器 3 と、CPUクロック 7 の周波数切り替え時のステップ数およびステップ幅をコントロールする周波数ステップ制御部 5 とを備えている。所定の外部条件としては、電源として使用しているバッテリーの残容量や、システム内の温度を用いる。CPUクロック 7 の周波数を変更する際に、周波数ステップ制御部 5 で設定されたステップ数およてのおより段階的に目標の周波数に変更することにより、携帯情報端末等に用いた場合に、急激な視覚的・操作性の変化を緩和できる。



7

テップ幅も任意に設定可能であるため、非常にフレキシ ビリティがある周波数制御を実現することが可能であ る。

[0035]

【発明の効果】以上詳述したように本発明によれば、CPUおよびCPUと同じクロックで動作する回路に供給するクロックの周波数を変更する際に段階的に変更することにより、携帯情報端末等に用いた場合に、急激な視覚的・操作性の変化を緩和することができる。また、クロックの周波数の変更をバッテリーの残容量状態や検出した温度に応じて行うようにすることで、消費電力を抑えるパワーマネージメント機能を実現できる。さらに、クロックの周波数を段階的に変更する時間間隔(ステップ幅)や段階数(ステップ数)を任意に設定可能にしたことにより、非常にフレキシビリティのある周波数制御を実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるクロック制 御回路を示すブロック図。

【図2】本発明の第1の実施の形態におけるクロック制 20

【図1】

御方法を示す概念図。


【図3】本発明の第2の実施の形態における携帯情報端末(PDA)の要部を示すプロック図。

【図4】本発明の第2の実施の形態における動作を示す フローチャート。

【符号の説明】

- 1 クロック制御回路
- 2 アップダウンカウンタ
- 3 分周器
- 10 4 発振器
 - 5 周波数ステップ制御部
 - 6 基本クロック(高速クロック)
 - 7 CPUクロック
 - 8 バッテリー残容量検出部
 - 9 システム内温度検出部
 - 10 AC電源接続検出部
 - 11 チップセット
 - 12 システムコントローラ
 - 13 CPU
- 0 14 NSTPCLK

【図2】



変更する段階数 (ステップ数) を任意に設定可能にした ことにより、フレキシビリティのある周波数制御を実現 できる。

[0017]

【発明の実施の形態】 [第1の実施の形態] まず、本発明の第1の実施の形態について説明する。図1は本発明の第1の実施の形態におけるクロック制御回路を示すブロック図である。図1において、1はクロック制御回路、2はアップダウンカウンタ、3は分周器、4は基本クロック6を発生する発振器、5はCPUクロック7の周波数切り替え時のステップ数およびステップ幅をコントロールする周波数ステップ制御部である。なお、CPUクロック7は、図示しないCPUおよびCPUと同じクロックで動作する回路に供給されるクロックである。

【0018】本実施の形態におけるクロック制御回路1は、所定の外部条件の基準値との比較結果に基づいて動作するアップダウンカウンタ2と、発振器4の発生した基本クロック(高速クロック)6を分周してCPUクロック7を出力する分周器3と、CPUクロック7の周波数切り替え時のステップ数およびステップ幅をコントロールする周波数ステップ制御部5とを備えている。所定の外部条件としては、図示しないCPUおよびCPUと同じクロックで動作する回路の電源として使用しているバッテリーの残容量や、システム内の温度等を用いる。

【0019】このクロック制御回路1では、基準値との 比較結果に基づき所定の外部条件が基準内である通常の ときには、CPUクロック7の周波数を基本クロック6 (高速クロック) の周波数とし、その状態から所定の外 部条件が基準外となったときに、CPUクロック7の周 波数を低速クロック (基本クロック6が1/M分周され たクロック)の周波数に変更し、この際に、周波数を段 階的に変更するようにしている。また、CPUクロック 7が低速クロックである状態から所定の外部条件が基準 内に戻ったときに、CPUクロック7の周波数を基本ク ロック6 (高速クロック) の周波数に変更し、この際 に、周波数を段階的に変更するようにしている。CPU クロックうを、基本クロック6から低速クロックに、あ るいは低速クロックから基本クロック6に変更する周波 数切り替え時に周波数を段階的に変更する際のステップ 幅を予め周波数ステップ制御部5からアップダウンカウ ンタ2に設定しておくとともに、その周波数を段階的に 変更する際のステップ数を予め周波数ステップ制御部5 から分周器3に設定しておく。

【0020】このように構成されるクロック制御回路1-による制御方法を、さらに図2を参照しながら説明する。図2はクロック制御回路1による制御方法を説明するための図であり、図2(a)は所定の外部条件の変化の例を示し、図2(b)は図2(a)の外部条件の変化に応じたCPUクロック7の例を示す。

【0021】通常、図2の時間t1の間のように、分周


器3は発振器4の基本クロック6をCPUクロック7として出力しているが、バッテリー残容量が一定量(基準値)より減少する、あるいはシステム内の温度が許容温度(基準値)を越える等、所定の外部条件が基準外となる変化を検出した場合、図2の時間t2の間のように、アップダウンカウンタ2が周波数ステップ制御部5で設定されたステップ幅でダウンカウントを開始し、分周器3は周波数ステップ制御部5で設定されたステップ制ので設定された低速クロックとの間波数差を均等に分割し(この均等に分割されたものを「1ステップ周波数幅」という)、基本クロック6から順次1ステップ周波数幅ずつ下げ、急な周波数変化を抑制しつつ、CPUクロック7を段階的に目標の低速クロックの周波数(基本クロック6の周波数×1/M)へ変更する。

【0022】また逆に、上記所定の外部条件が基準内に 戻った場合、図2の時間 t 3の間のように、アップダウ ンカウンタ2が周波数ステップ制御部5で設定されたス テップ幅でアップカウントを開始し、分周器3は周波数 20 ステップ制御部5で設定されたステップ数に応じて、低 速クロックから順次1ステップ周波数幅ずつ上げ、CP Uクロック7の周波数を目標の高速クロックの周波数へ 段階的に変更する。

【0023】なお、アップダウンカウンタ2は、基準値 との比較結果が基準外となった場合に、アップダウンカ ウンタ2のダウンカウンタが有効となり、予め設定され たカウント値 (ステップ幅) でダウンカウントを開始 し、カウントが設定値に達するとダウンカウンタのキャ リーDCが発生し、分周器3のステップを1つ下げる。 この動作を、CPUクロック7が目標の低速クロックと なるまで繰り返す。また、逆に基準値との比較結果が基 準内に戻った場合は、アップダウンカウンタ2のアップ カウンタが有効となり、上記と逆の動作で、分周器3の ステップを1つずつ上げ、高速クロックに戻していく。 この場合、アップカウンタのキャリーUCが発生する。 【0024】また、分周器3は、アップカウンタのキャ リーUCを入力するたびに、出力されるCPUクロック 7の周波数を1ステップ周波数幅ずつ上げ、またダウン カウンタのキャリーDCを入力するたびに、出力される CPUクロック7の周波数を1ステップ周波数幅ずつ下 げる。周波数ステップ制御部5は、アップダウンカウン タ2にカウント値(ステップ幅)を与え、分周器3にス テップ数と基本クロック6の分周値Mとを与える。

【0025】以上のように本実施の形態によれば、CP Uクロック7の周波数を変更する際に、目標の周波数に 一気に変更するのではなく段階的に変更することによ り、携帯情報端末等に用いた場合に、急激な視覚的・操 作性の変化を緩和することができる。

【0026】また、CPUクロック7の周波数を早く目標の周波数に切換える場合は、周波数ステップ制御部5



フロントページの続き

(72) 発明者 福家 徹也

大阪府門真市大字門真1006番地 松下電器 產業株式会社內 (72)発明者 堂ヶ崎 士行

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

F ターム(参考) 5B079 BA03 BB04 BC01 BC05 BC10 DD02 DD03 DD20

【特許請求の範囲】

【請求項1】 CPUおよび前記CPUと同じクロックで動作する回路に供給するクロックの周波数を変更する際に、周波数を段階的に変更することを特徴とするクロック制御方法。

【請求項2】 CPUおよび前記CPUと同じクロックで動作する回路に供給するクロックを生成し、所定の状態に応じて前記クロックの周波数を変更し、この際に周波数を段階的に変更することを特徴とするクロック制御回路。

【請求項3】 CPUおよび前記CPUと同じクロックで動作する回路の電源として使用しているバッテリーの 残容量状態に応じて、クロックの周波数を変更することを特徴とする請求項2記載のクロック制御回路。

【請求項4】 CPUおよび前記CPUと同じクロック で動作する回路に対して検出した温度に応じて、クロックの周波数を変更することを特徴とする請求項2記載の クロック制御回路。

【請求項5】 クロックの周波数を段階的に変更する時間間隔を任意に設定可能にしたことを特徴とする請求項2,3または4記載のクロック制御回路。

【請求項6】 クロックの周波数を段階的に変更する段階数を任意に設定可能にしたことを特徴とする請求項2、3、4または5記載のクロック制御回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック周波数を 可変するクロック制御方法および制御回路に関するもの である。

[0002]

【従来の技術】バッテリーを電源とする携帯情報端末(PDA)においては、長時間動作を可能にするため、様々な手段を講じて低消費電力化が図られている。一般的に知られている手段としては、CPUに供給するののにおいて、ある基準値(バッテリー残容量基準値、システム内温度基準値、CPU負荷基準値等)と比較して高い周波数から低い周波数(高い周波数を分周する等)へ切り替えタイミングを調整した後、一気に切り変える事によりCPUやはするクロックの周波数を受し、CPUおよび同じCPUクロックで動作する機器の消費電力を低減させ、その結果バッテリーを延命させるという方法である。

[0003]

【発明が解決しようとする課題】しかしながら上記の従来技術においては、前記基準値に対し予め設定された範囲を越えた場合、バッテリー寿命の延命やシステム動作の安定性を確保するためにクロックを高い周波数から低い周波数に一気に切り替えるため、操作時の画面表示が急に遅くなったり、操作に対する応答が悪くなったりするという欠点を有していた。

【0004】本発明は、上記欠点を解決するもので、携帯情報端末 (PDA) 等において、低消費電力化等を図るためのクロックの周波数切り替わり時における視覚的・操作性の急激な変化を緩和することができるクロック制御方法および制御回路を提供することを目的とする。

. 2

[0005]

【課題を解決するための手段】請求項1 記載のクロック制御方法は、CPUおよびCPUと同じクロックで動作する回路に供給するクロックの周波数を変更する際に、10 周波数を段階的に変更することを特徴とする。

【0006】このようにクロックの周波数を変更する際に段階的に変更することにより、携帯情報端末等に用いた場合に、急激な視覚的・操作性の変化を緩和することができる。

【0007】請求項2記載のクロック制御回路は、CP UおよびCPUと同じクロックで動作する回路に供給す るクロックを生成し、所定の状態に応じてクロックの周 波数を変更し、この際に周波数を段階的に変更すること を特徴とする。

【0008】このようにクロックの周波数を変更する際 に段階的に変更することにより、携帯情報端末等に用い た場合に、急激な視覚的・操作性の変化を緩和すること ができる。

【0009】請求項3記載のクロック制御回路は、請求項2記載のクロック制御回路において、CPUおよびCPUと同じクロックで動作する回路の電源として使用しているバッテリーの残容量状態に応じて、クロックの周波数を変更することを特徴とする。

【0010】このようにクロックの周波数の変更はバッ 30 テリーの残容量状態に応じて行うようにすればよい。

【0011】請求項4記載のクロック制御回路は、請求項2記載のクロック制御回路において、CPUおよびCPUと同じクロックで動作する回路に対して検出した温度に応じて、クロックの周波数を変更することを特徴とする。

【0012】このようにクロックの周波数の変更は検出した温度に応じて行うようにすればよい。

【0013】請求項5記載のクロック制御回路は、請求項2,3または4記載のクロック制御回路において、クロックの周波数を段階的に変更する時間間隔を任意に設定可能にしたことを特徴とする。

【0014】このように、クロックの周波数を段階的に変更する時間間隔(ステップ幅)を任意に設定可能にしたことにより、フレキシビリティのある周波数制御を実現できる。

【0015】請求項6記載のクロック制御回路は、請求項2,3,4または5記載のクロック制御回路において、クロックの周波数を段階的に変更する段階数を任意に設定可能にしたことを特徴とする。

.50 【0016】このように、クロックの周波数を段階的に

20 海む。

自の瞬時々にログ、ひあず諸戸や宝鵄の永姓使々にログ な職籍、0よりる陪職師ででデス党越周コされのこ。る きブ庚実はよコとこる卞宝娟>是を副たぐデスゴま、J 玄娟〉冬を遊べてでス、幻合器るた難砂をてんぐログロ マすることにより実現できる。また、より滑らかにCP 舞>融を酔てでそれま、J宝媛>ち小多様ででそれの

「図灯を器球送びよは「路回時間やでロヤの内IIIへ ムコントローラ、13はCPUである。また、チップセ マスツの内ェイトですとしては、(でいろしてです AC電源接続検出部、IIはCPUおよびペリフェアル 打0I、陪出鋳夷監内ムモスジむ6、陪出鋳量容麩ーU マベバ 打8 , ブバは 3 に 図 。 る あ ブ 図 か ぐ ロ て す 示 査 席 要の未齢時骨帯熱さけはゴ熱派の放実の3歳の몑祭本幻 E図。各有視鏡アパロコ(AOI)末齢時骨帯熱かい用 ③の放実の2度のご[類紙の放実の2度]【7200】 あばを確保している。

あてのよる下出鉢を

な否なる

あず (内壁基) 内田確恵 監容稽ib 動型の内ムデスV 3 な 5 I U 9 O 均 9 陪出鋳動 **監内ムマスシ , 対害 。さあかのよる下出敏を心否はるあ** ブT以(前単基)量容単基が量容数の一リテッパが8倍 出鉄量容野ーリテッパ 、O あうのよる中出鉄を無斉の誘 多ものである。AC電源接続検出部IOはAC電源の接 い用アノム原雷を一リテベバおコ合器バないアノ誘致コ 瀬富OA 、い用アノ 4 瀬富多パ子 おコ合能るいアノ 熟斔 U電源および内蔵のパッテリーを使用でき、AC電源に Aの陪代ブンろ孤窟 、幻末齢躁費帯機のご【8200】 。 る 待 う の き の 等 同 ら

の動作に戻す。以上の動作を繰り返してPUカロッカア STPCLK14をディアサートしてCPU13を通常 N 、灯影式J更変を漆茲固、代間朝の副でゃテス。/小な るなれれけなると土以間朝さ許玄安武祭のJJGを卡満 内JEIUI313に内ストップ幅在CPUI3に内 (1ステップ) 周波数を下げる。 ひひしかい (1×マテス I) 割段IをてそぐロそU9つ ,コきsをおで想状1ベミ ガ・ヤベイスな&IUTO, から舒悪川湖状イベラや・ イヤロック) 14をアサートし、CPU13をストップ ーラ12はCPU13に対してNSTPCLK (ストッ ロイベロム デスシ , 幻 (合農 オバフ を越る 囲 強 鬼 監 容 措 必因監の内ムデスジ、今合影式でなる不以量容率基础量 容数の一世元でい) 合影式でなる代彰基本果試簿出, 0 通度検出部9からそれぞれ基準値との比較結果を受け取 内ムマスジひよは8倍出鉢量容麩ーリテビたおぶ附朴具 , 科条陪代の玄視 , 打 I 鋁回瞬睛 4 ℃ 口 4 【 6 S O O 】

3に供給する。

[0030] 44, CPU131245/7, NSTPCL PUサロリントをシステムコントローラ12とCPU1 のお面景をわなご製泉計値 、J 瞬喘ご的背段を變越周の

で銀行がよこる下の数を小変の割引刺・角質財化するき ブ更変多變越周引始翻段、>な打ブのるえ替の使引變越 周い引む、体機致周い高引戻一は胡更変機越周、六ま、き ひろつていること はいしょく 、 3無すの量容数一

Uででいひよは謝状歳新瀬富OAさはむす、神条陪代の

五府、北北より部派の故東本コミよの土以【4600】

で販高されたぐロで恵到、站式の合場る卡更窓ぶたぐロ で戻されることなる。いなからことれち戻り **そのロ代表高、おコきくの量容数ーリテビがは因要され** ちち替ぶんでログ亜別、オま いなおれずごらよず戻ぶ ペペロ 代表高 31 時割段 、 約31 合農 六 0 東 31 内 単基 社 (寅 **監の内ムマスシ) 科条階代式のおり因要式れる 5 替の** チ、多されちと替引々やロ々恵到フリチ。(るきできょ

こるヤイスマ多鉛熱店上のよび玄頭のてエウィてく 、J

て、その動作中、常に行われるようにしてある(ただ いは以末齢焼骨帯熱、対消熱の店土、みな【6600】

では、ステップSSの処理が継続されるだけである。

78 T V T A X がいる場るハブれち計実が野政の B S Y

でうた、みな。(T2℃でラス) >いJJ 4 数31 4 でロ

PUサロッカフを段階的に周波数を低くしながら低速か

コアン更変引的的段を出周代の3 4 v ロ 4 本基 J & オる

打て多恵型の内ムテスペ , わパハブえ路を囲躍更監容情

、(08とやそれ) J間性をゆき とばいないブを魅を囲

席出鉢翌監内ムデスジ 、打ブる25ビデス【2500】

~ 3 2 てゃたたれれいてた路を創車基や量容夠一リテゃ

パ。(3とペペス) >ハブ」と啓ぶんぐ口々転到るな

な」>別を機敢問ご的削別をてんぐログUFOで」更変

式的物数を出面代の3々でロケ本基むきらの子込動準基

A量容貎→リテッパ 、(DSTゃテス) J セッエモ含量

容野ーリテッパはよりた出のるべる陪出鉢量容野ーリテ

速む。逆に、AC電源が接続されていない場合は、バッ へるとてぐそスゴでかまそぐエモ訂量容野の一じそぐた

、打水(1)れち誘致、(52~ペラス) し 海峡をなると

IUTOSSICHUALCEARRUTASSICPUI

UPS振器4からの基本カロック6を分周せずCPU

路回瞬睛々ゃロ々、多される(ISTv デス)ン太(原

ロセアンは日本イーケモーロへのを図ぶるち【IEOO】

人J全宗 , C よし更変を竣茹周れ人 , きがならこるから

KI4がアサートされるとCPU内部のカロックを停止

雷) 一ペパ、下去。るも問題を計値の「路回瞬時々で

あなご 3店はよこる 下山 引きになる。

46 出密10からの出力によりAC電源が接続されているが 3に供給する(スとてとてス)るも給料ゴを

。// 考大なイベリスの邸储 4 ベロ 4本 らいりるヤ更変 3内間段 , よりも合縁るヤ更変 31 6 6 ロ

ス幺遊弋v 〒スる中更変JI的韵鈞を變越周 , 計ま 。6 &